解决 9 个常见的 DCDC 降压转换器问题
“如何对一些不能始终按计划工作的电子系统的主要部件进行故障排除：开关模式、低压、DC-DC、单相、非隔离、基本降压转换器电路。
”如何对一些不能始终按计划工作的电子系统的主要部件进行故障排除：开关模式、低压、DC-DC、单相、非隔离、基本降压转换器电路。
转换器故障排除的一般规则
在进行故障排除时，考虑变量并减少可能的故障原因非常重要。
以下是一些指导原则：
你必须可靠地让系统失效才能解决问题。一个可以自行消失的问题又会自行出现。
每次只改变一件事并观察其效果。
如果电路停止工作，请问“发生了什么变化？”是否有与故障同时发生的事件？
查看故障是否随转换板、芯片或负载而移动。
牢记这些指导原则，以下是在设计 DC-DC 降压转换器时可能遇到的九个常见问题以及一些可能的原因。
10× 探头测量输出电压。图片由 Eric Bogatin 提供
问题 1：纹波太大
如果您看到 太多纹波，则电感可能太低 - 较高的值会产生较低的纹波，但瞬态响应会较慢。
此外，请记住，较大的电感器纹波电流意味着更高的峰值电流和更大的电感器饱和可能性，尤其是在高温下 - 并且会给您的 FET 带来更大的压力。
其他问题可能是C out太低（存储空间不足以支撑输出）或C out ESR（等效串联电阻）太高（导致C out中的 IR 下降）。
低开关频率将引起更多的纹波。
使用 10× 探头测量噪声。Eric Bogatin 的屏幕截图来自“如何测量开关电源 (SMPS) 中的噪声”
问题#2：无法启动
首先，问问自己：“启用”引脚是否正确驱动（或上拉）？电源良好输出也是如此。
启动失败可能是因为过大的负载电容（例如 FPGA）起到短路的作用并触发电流限制。有些芯片具有消隐和软启动功能来克服这个问题。
为了避免误报，请将电流限制点设置得尽可能高，并与 FPGA 工程师协商在系统级优化电容。
确保V输入没有下垂，并且 UV 锁定没有由于输入下降而激活。
问题 #3：关闭时输出端有电压
如果您的电路确实关闭，但输出端有电压，则电压通常来自另一个电源电路。检查通向其他活动轨道的不明显路径。
问题#4：监管不力
对于远程V out感测，电源路径欧姆压降可能导致调节不良，这可能是由于一条轨道（单个电源转换器输出线）分配给电路板上的太多负载。这就是为什么有时避免使用多轨转换器 IC（“PMIC”），而倾向于在其负载旁边使用多个转换器。
如果您的电压检测引脚有噪声，请保持此引脚的布局整洁，并确保与检测信号相关的任何电阻器都放置在附近。
另一种解释是，您的参考电压在滤波不足时可能不稳定。
问题 5：瞬态响应缓慢
这里的主要问题是输出电容太大或电感太大。
另一个问题可能是环路补偿不良。如果没有合适的设备，很难完全表征环路特性。但即使您没有网络分析仪，也可以使用阶跃负载并观察瞬态振铃——它会以低成本告诉您很多信息。
此外，在开发过程中，如果设计负载发生变化，补偿通常也必须改变。例如，您是否在使用工厂评估模块，其负载仅为其设计负载的一半？您就会发现问题所在。
问题#6：不稳定
C out ESR 可能导致不稳定，因为它会在环路响应中引入零点，从而使增益曲线停止下降并开始横向移动，从而侵蚀或消除增益裕度。如果零点频率足够低，则在相位达到 180° 之前增益不会超过零点。
较便宜的转换芯片可以进行内部补偿以节省外部部件，但请确保您的C out满足和C out ESR 范围，在此范围内它们才能保持稳定。
不稳定的其他解释可能包括电压感测不良、求和节点布局或噪声。
确保使用设计软件生成波特图，并检查相位和增益裕度，包括过热情况。
问题7：效率低下
自举电容需要足够大才能为高端 FET 栅极提供电荷，否则，FET 可能无法完全开启，然后会耗电。与升压引脚串联的电阻可用于调整开启以控制振铃。
测量电源电路效率（尤其是 90% 以上）并非易事，因为它需要测量电流，并且是两个功率量的比率。希望您已经通过电子表格工具确定了每个组件对损耗的贡献，这通常会告诉您 MOSFET 和电感器电阻（DCR 或直流电阻）是浪费热量的主要因素。
降压开关稳压器的效率与频率的关系图。该图取自Linear Tech/Analog Devices的 LT8610 数据表。
问题＃8：低温
请记住，低温下电解电容的 ESR 会上升，而电容会下降。
问题 #9：PMBus 问题
在共享数据通信总线上，确保当您未注意时另一个节点不会间歇性地发出颤动声。
另外，确保您使用的上拉电阻足够强：47 kΩ 上拉电阻（如 FPGA 中的上拉电阻）远不如 10 kΩ 上拉电阻好。
